職責(zé)描述：?
?1.?負(fù)責(zé)module/SOC?level?SDC結(jié)構(gòu)設(shè)計，協(xié)同RTL?Designer完成SDC分析、維護(hù)。?
?2.?負(fù)責(zé)SDC驗證?flow建立與維護(hù)。?
?3.?參與Synthesis/Formal/STA等前端flow環(huán)境建立與優(yōu)化。?
?4.?配合designer、后端完成sdc/timing分析與收斂。?
?任職要求：?
?1.?計算機、電子、半導(dǎo)體相關(guān)專業(yè)本科及以上學(xué)歷?
?2.?熟練掌握SDC/Synthesis/Formal/STA工具和流程，具有較強的環(huán)境建立能力。?
?3.?對module/SOC?SDC架構(gòu)設(shè)計、SDC與綜合/STA?flow的整合有深入理解和項目經(jīng)驗。?
?4.?對DCG綜合優(yōu)化與后端一致性、STA?signoff有深入理解與實際經(jīng)驗。?
?5.?具有較豐富的28nm及以下制程ASIC前端flow相關(guān)經(jīng)驗，至少一次成功流片經(jīng)驗。?
?6.?熟練掌握tcl/perl/shell/Makefile等語言，能夠獨立建立前端flow并進(jìn)行優(yōu)化。?
?7.?良好的溝通能力，快速學(xué)習(xí)實踐以及團隊合作能力。