崗位職責：1、?負責公司硬件的信號完整性、電源完整性的設計、仿真、驗證等；2、?PCB材料選擇，疊構(gòu)的定義，?3D鏈路建模，板級/系統(tǒng)級高速鏈路的前仿真或后仿真報告；3、?指導工程師建立并改進SI仿真能力；?4、?負責公司單板硬件仿真；協(xié)同硬件工程師對設計/測試過程中的SI故障現(xiàn)象進行定位和分析；5、?負責硬件SI設計、PCB設計指導。負責部分測試儀器和EDA軟件的評估工作；任職要求：1、電子，信號，微電子，自動化相關(guān)本科或碩士畢業(yè)，有五年以上的信號仿真分析經(jīng)驗?2、熟悉信號完整性理論，具有傳輸線和高速信號相關(guān)的理論知識，對SI，PI有系統(tǒng)的知識體系，熟悉仿真模型，有一定的建模經(jīng)驗；?3、具有高速差分線精確仿真經(jīng)驗，熟悉電源壓降及阻抗特性仿真；能夠熟練使用信號完整性及電源完整性仿真工具HyperLynx?SI，Hspice，Allegro?PCB，Ansoft?HFSS,?SIwave,?Sigrity?PowerDC；4、具有豐富的信號完整性、電源完整性仿真經(jīng)驗，具備實際問題評估、分析及定位能力，能夠熟練使用包括TDR（阻抗分析儀）,采樣示波器，實時示波器和VNA（矢量網(wǎng)絡分析儀）等在內(nèi)的多種儀器，擅長信號完整性測試和高速串行數(shù)據(jù)的眼圖、抖動以及一致性測試。?5、具備較強的理解能力、學習能力，較強的動手操作能力?6、具備良好的學習，分析，溝通和文檔編寫能力；?熟練閱讀和理解英文資料。7、具有服務器存儲產(chǎn)品的設計經(jīng)驗，熟悉QPI/UPI/DDR3&4,?PCIe3.0，SAS?12G和主板常見總線設計。