1.???????電子工程、計算機等相關專業(yè)，本科或以上學歷；2.???????2~3年相關工作經(jīng)驗，使用主流FPGA設計數(shù)字電路，能獨立完成FPGA子模塊的開發(fā)，具體包括規(guī)格書撰寫，模塊設計，仿真驗證，仿真報告撰寫等；3.???????熟練使用Vivado，Quartus，ISE，ModelSim等相關軟件，熟悉軟硬件集成測試；4.???????熟練使用Verilog或VHDL語言進行設計開發(fā)，代碼風格良好；5.???????良好的英語閱讀能力；6.???????熟悉靜態(tài)時序分析和優(yōu)化設計時序；7.???????熟悉SRIO，GTX，PCIe，JESD等高速串行接口的設計、應用及開發(fā)，有過高速AD，DA等的設計開發(fā)經(jīng)驗者優(yōu)先；8.???????工作認真、仔細，有高度責任心和敬業(yè)精神，較好的專業(yè)素養(yǎng)，較強的動手能力，好學上進，有團隊精神，善于溝通，能夠出差。