崗位職責：
1.負責定義項目驗證計劃、驗證策略和驗證需求，保證驗證的準確性、完整性和有效性；
2.負責開發(fā)各種驗證模型及系統(tǒng)級的驗證組件；
3.與架構(gòu)、前端開發(fā)、FPGA和軟件團隊合作，完成芯片功能驗證并規(guī)范輸出；
4.開發(fā)基于System?Verilog/UVM的驗證環(huán)境，并不斷完善；
5.針對設計制定測試計劃，測試例代碼編寫，執(zhí)行測試并達到目標覆蓋率；
6.協(xié)同設計工程師進行測試例的調(diào)試。
任職要求：
1.微電子、計算機、通信等相關(guān)專業(yè)，碩士及以上學歷；
2.5年以上ASIC/FPGA驗證經(jīng)驗；
3.精通System?Verilog和UVM驗證方法學；
4.熟悉PCIe、DDR、OVS、VIRTIO、SR-IOV、DPDK?/SDPK、P4，有智能網(wǎng)卡產(chǎn)品驗證經(jīng)驗者優(yōu)先；
5.具有驗證覆蓋率、形式驗證工具的經(jīng)驗；
6.先進驗證方法和驗證平臺的評估、導入；
7.能夠識別項目風險點，思路清晰，愛鉆研，具備抗壓能力；
8.具有良好的溝通能力、協(xié)調(diào)能力以及團隊合作意識。
