崗位職責(zé)：1.負(fù)責(zé)FPGA方案的架構(gòu)設(shè)計(jì)、規(guī)格定制和研發(fā)工作（網(wǎng)絡(luò)方向）；?2.負(fù)責(zé)FPGA系統(tǒng)集成方案設(shè)計(jì)、實(shí)現(xiàn)、驗(yàn)證工作；3.負(fù)責(zé)頂層設(shè)計(jì)、模塊分層、邏輯實(shí)現(xiàn)、軟硬件調(diào)試等多方面全模塊實(shí)施；4.參與交易系統(tǒng)的研發(fā)，交易和優(yōu)化。?任職要求：1.電子、通信相關(guān)專業(yè)，全日制大學(xué)本科及以上學(xué)歷，五年以上相關(guān)工作經(jīng)驗(yàn)；2.強(qiáng)大的VHDL或Verilog語言能力；3.精通Modelsim,?Questasim等仿真環(huán)境；?4.熟悉Xilinx、Altera等主流FPGA的開發(fā)；5.有金融機(jī)構(gòu)相關(guān)產(chǎn)品工作經(jīng)驗(yàn)者優(yōu)先或者一直深耕通信行業(yè)的優(yōu)秀候選人優(yōu)先；6.深入理解linux操作系統(tǒng)，有豐富的多核編程經(jīng)驗(yàn)，深入理解I/O子系統(tǒng)，內(nèi)存管理系統(tǒng)、網(wǎng)絡(luò)協(xié)議棧；7.對(duì)網(wǎng)卡驅(qū)動(dòng)的原理以及對(duì)網(wǎng)絡(luò)協(xié)議棧的性能瓶頸有深刻的敏感性，具有修改底層驅(qū)動(dòng)能力，且具有上層應(yīng)用程序的配合調(diào)優(yōu)經(jīng)驗(yàn)。