崗位職責(zé):?1、熟悉Altera或Xilinx?FPGA開發(fā)流程(仿真,綜合,布局布線,時(shí)序分析),熟練使用相應(yīng)的綜合、實(shí)現(xiàn)、仿真工具(包括第三方的Synplify?Pro、ModelSim等);2、熟練使用Verilog?HDL或?VHDL語(yǔ)言編程開發(fā)?(VHDL者優(yōu)先考慮),精通RTL代碼設(shè)計(jì)和算法驗(yàn)證3、有UART、?SPI、?IIC等和?三速以太網(wǎng)、LVDS等相關(guān)接口開發(fā)經(jīng)驗(yàn)者優(yōu)先4、熟悉嵌入式系統(tǒng)硬件設(shè)計(jì)者優(yōu)先5、配合軟件/?應(yīng)用人員進(jìn)行調(diào)試;6、項(xiàng)目相關(guān)文檔撰寫和維護(hù),項(xiàng)目相關(guān)代碼、工程維護(hù);任職要求:1.?本科及以上學(xué)歷,?計(jì)算機(jī)或者電子設(shè)計(jì)相關(guān)專業(yè)畢業(yè)2.?熟練靈活掌握FPGA設(shè)計(jì)語(yǔ)言,Verilog?或者?VHDL3.?有相關(guān)技術(shù)工作經(jīng)驗(yàn)(該職位不接收應(yīng)屆畢業(yè)生)4.?工作態(tài)度認(rèn)真、負(fù)責(zé)、能獨(dú)立完成設(shè)計(jì)任務(wù)5.?能吃苦耐勞,適應(yīng)經(jīng)常性的出差,要經(jīng)常出差進(jìn)行系統(tǒng)對(duì)接聯(lián)試。