崗位職責(zé)：1、負(fù)責(zé)相關(guān)產(chǎn)品中數(shù)字中頻算法的FPGA/ASIC總體設(shè)計(jì)方案，接口定義，模塊劃分，時(shí)鐘域定義等；2、負(fù)責(zé)相關(guān)產(chǎn)品中物理層和中頻相關(guān)模塊的FPGA模塊的詳細(xì)設(shè)計(jì)，代碼開(kāi)發(fā)，仿真以及最終的版本交付；2、與軟硬件團(tuán)隊(duì)密切配合，完成包括器件選型，器件間接口，軟硬件功能劃分等，完成FPGA調(diào)試；3、數(shù)字中頻相關(guān)算法的FPGA/ASIC總體設(shè)計(jì)文檔編寫(xiě)；4、與軟硬件開(kāi)發(fā)團(tuán)隊(duì)密切配合，支持產(chǎn)品聯(lián)調(diào)測(cè)試，對(duì)FPGA在產(chǎn)品聯(lián)調(diào)過(guò)程中的技術(shù)問(wèn)題提供支持，對(duì)外場(chǎng)的FPGA相關(guān)參與定位。工作技能：1.有無(wú)線通信或接收機(jī)系統(tǒng)/產(chǎn)品開(kāi)發(fā)經(jīng)驗(yàn)，至少3年以上。2.熟悉了解數(shù)字中頻算法(CFR,DPD,DDC,DUC等)，有數(shù)字中頻FPGA/ASIC的實(shí)現(xiàn)經(jīng)驗(yàn)。3.了解嵌入式處理器(ARM)，熟悉常見(jiàn)高速接口(CPRI,JESD,DDR3/4，PCI-E等)4.精通Verilog/VHDL硬件描述語(yǔ)言，熟悉Xilinx/Altera主流FPGA器件特性，熟練使用各類(lèi)EDA工具；5.具備較深厚的專(zhuān)業(yè)技術(shù)文檔撰寫(xiě)能力。專(zhuān)業(yè)知識(shí)：1、信息與通信系統(tǒng)，信號(hào)與信息處理或者相關(guān)專(zhuān)業(yè)本科以上學(xué)歷；2、熟悉主流數(shù)字通信系統(tǒng)物理層協(xié)議（如DMR-phy、DPMR-phy等）；3、了解主流移動(dòng)通信系統(tǒng)3G、LTE、5G?NR、NB-IOT或其他系統(tǒng)物理層協(xié)議者更佳。